Chip Gallery

リンコンフィギャラブルデバイスの試作。 密山先生とともに研究を進めています。現在、M2の高橋君が測定中。

プロセス: 90nm CMOS6層銅配線プロセス
チップサイズ: 2.4x2.4mm
トランジスタ数: 700,000トランジスタ
ゲート数: 175,000ゲート
メモリ量: 6.7kbyteメモリ
設計者: 高橋君、密山先生、更田君、橋本

VDEC年報2006の記事です。

チップ題目: メディア処理向け小面積リコンフィギュラブルプロセッサ (AS9006_5)
チップ概要:
従来のリコンフィギュラブルプロセッサは，高い性能と柔軟性を併せ持つ反面，
専用回路と比較して遥かに大きい回路面積が課題となっている．そこで，対象
アプリケーションを動画像復号化処理に絞りアーキテクチャの効率化を図るこ
とで，従来アーキテクチャと比較して大幅な小面積化を実現するリコンフィギュ
ラブルプロセッサを提案してきた．本試作では，検証用回路も含んたプロトタ
イプチップを試作した．一部回路の不具合により，リコンフィギュラブルプロ
セッサ全体としての動作は確認できなかったが，提案アーキテクチャの実装可
能性・有効性を確認することができた．また，基板バイアスによる特性変化を
評価するTEGも搭載し，測定により基本特性に関する知見を得た．